

катушке при неправильном выборе направления поля и добротности минимальное время TE может быть в 20 раз большим чем при использовании седловидной катушки. Учитывая $t_{\text{спин}} = \kappa TE_{\text{min}}$ получаем ограничения на TE при данном виде аппаратуры. Минимальное значение TR определяется необходимым TE и временем необходимым для осуществления действия РЧ импульса, градиентов.

Проведенный анализ времени необходимого на получение изображений методами GE, TSE, FISP дает возможность считать, что не все проблемы получения изображения можно решить с их помощью. Проблему получения изображения с большой скоростью (за счет экономии времени на пространственном кодировании) решает эхопланарный метод. Недостаток этого метода заключающийся в том, что нельзя проводить повторные измерения раньше времени определяемым временем T_1 . Это ограничение не позволяет получать изображения за время короче T_1 . Значение параметра T_1 для различных тканей имеет разное значение и зависит от индукции магнитного поля. С уменьшением индукции магнитного поля значение данного параметра снижается, что является преимуществом при низких полях. Для костного мозга при индукции магнитного поля 0.12 Тл $T_1=512$ мс, для получения изображения эхопланарным методом это означает, что получить повторное изображение раньше этого времени нельзя. Для такой ткани как жир, который присутствует почти во всех органах $T_1=246$ мс, средняя значение T_1 для человека лежит в пределах 750 мс. Данная ситуация позволяет снимать только одно изображение в одном слое за цикл работы сердца. Параметр T_2 в тканях человека намного меньше и среднее значение равно 200 мс. Для уменьшения времени ожидания предлагается использовать углы флиппирования меньше 90° . Данный подход анализировался на томографе «Исона-6400», и показал как использование малого угла флиппирования допускает большую величину продольной намагниченности по сравнению с углом равным 90° , что очень важно в последовательностях быстрого сканирования. С этой большой равновесной величиной продольной намагниченности малый угол приложения РЧ импульса может выработать относительно большое значение поперечной намагниченности и свободный сигнал. Когда используется 90° импульс, то вся продольная намагниченность (вдоль оси z) преобразуется в поперечную намагниченность тогда как, например, для 30° импульса поперечная намагниченность убывает вдвое ($\sin 30^\circ$), но продольная остается равной 87% от первоначальной z-намагниченности ($\cos 30^\circ$). В течении времени между импульсами продольная намагниченность будет восстанавливаться со скоростью, определяемой T_1 . Однако, малое значение TR увеличивает сигнал после следующего РЧ-импульса. Преимущества данного метода в том, что снимаются ограничения на время кодирования изображения, снимаются ограничения на количество одновременно получаемых изображений, которые ограничивались короткими TR в последовательности FLASH. Возникающая проблема с РЧ-импульсами из-за его спектра имеющего большое число узких прямоугольных провалов, решается комбинацией двух РЧ-импульсов. На первом этапе образец облучают сложным импульсом РЧ-поля, спектр частот которого имеет вид узких прямоугольников вместо провалов и отклоняет вектор намагниченности на необходимый угол. На втором этапе образец облучают коротким неселективным импульсом несущая которого отличается по фазе на 180° от фазы несущей в предыдущем импульсе, намагниченность в тонких слоях образца возвратится к оси z, а намагниченность невозбужденных участков объекта, которые расположены между тонкими слоями, повернется на необходимый угол и перейдет в плоскость xy.

Х.Ч. Нгуен, В. В. Ладозубец, канд. техн. наук

ЭКСПЕРИМЕНТАЛЬНАЯ ПРОГРАММА РЕАЛИЗАЦИИ МЕТОДА ВОЛНОВОЙ РЕЛАКСАЦИИ ПРИ ЭКСПРЕСС-АНАЛИЗЕ МОП-СХЕМ

Введение

При возрастающей степени интеграции микросхем, все больше значение приобретает смешанный многоуровневый подход к моделированию. Согласно ему, микросхема может быть описана на поведенческом (behavioral-level), регистровом (register-transfer-level), логическом (gate-level) и/или транзисторном (transistor-level) уровнях. Моделирование задержек, соответственно, может быть синхронным (unit-delay), асинхронным (multiple-delay), и/или временным (timing). Синхронный режим моделирования, когда транзисторы моделируются на переключательном уровне, в основном применяется для логической верификации. Асинхронный режим характеризуется набором сигналов $\{0,1,X\}$ и некоторыми заранее вычисленными значениями задержек типовых ячеек. Один из методов временного моделирования, по сути упрощенной формы стандартных схемотехнических программ моделирования будет описан в настоящей статье.

Известные концепции схемотехнического проектирования (ALLTED [1], SPICE [2]), используя при моделировании достаточно точные модели МОП транзисторов (как правило, BSIM-модели [3]) и стандартные алгоритмы интегрирования (например, формулу дифференцирования назад и модификации [4]), позволяют за разумное время (десять минут), получить временные характеристики МОП-схем, содержащих не более 100-200 транзисторов. Поэтому при моделировании большинства современных СБИС на основе МОП технологии такой подход является неприемлемым. В последней декаде обнадеживающие результаты были получены новым методом моделирования, так называемым релаксационным моделированием [5]. Оно характеризуется применением упрощенных моделей МОП транзисторов и итерационных методов (например, Гаусса-Якоби, Гаусса-Зейделя, SOR) для решения систем уравнений моделируемой микросхемы.

Исследование показывает нецелесообразность применения итерационных методов на уровне системы линейных уравнений. Возможно применение их на уровне системы алгебраических уравнений, соответствующее семейство методов называется "итерационным временным анализом" (ИВА) [5], или на уровне системы дифференциальных уравнений, в этом случае семейство методов получило название "волновой релаксации" (ВР) [5]. Метод, описанный в данной статье, представляется собой один из методов волновой релаксации.

Алгоритм

Любая схема, в основном, может быть описана системой уравнений:

$$C(v, u)\dot{v} + f(v, u) = 0, v(0) = V,$$

где $v = v(t) \in \mathbb{R}^N$ - вектор узловых напряжений в момент времени t ; $u = u(t) \in \mathbb{R}^r$ - вектор внешних воздействий в момент времени t ; $C: \mathbb{R}^N \times \mathbb{R}^r \rightarrow \mathbb{R}^{N \times N}$ - симметричная диагонально доминирующая матрица-функция ёмкостей; $f: \mathbb{R}^N \times \mathbb{R}^r \rightarrow \mathbb{R}^N$ - непрерывный вектор-функция, каждый компонент которого - ток заряда/разряда ёмкости в данном узле.

Тогда основной алгоритм волновой релаксации на основе метода Гаусса-Зейделя имеет следующий вид [5]:

```
// верхний индекс - номер итерации, k - счетчик итераций
// интервал интегрирования [0, T]
k=0;
v0(t) = V, t ∈ [0, T];
DO {
  k ← k+1;
  FOREACH (i=1; i++; i < N) {
    Решить систему
    ∑j=1i Cij(v1k, ..., vik, vi+1k-1, ..., vNk-1, u) vjk +
    ∑j=i+1N Cij(v1k, ..., vik, vi+1k-1, ..., vNk-1, u) vjk-1 +
    fi(v1k, ..., vik, vi+1k-1, ..., vNk-1, u) = 0
    относительно vik(t) на [0, T] с начальными условиями vik(0) = Vi
  }
} WHILE ( max1 ≤ i ≤ n maxt ∈ [0, T] |vik(t) - vik-1(t)| > ε )
(FOREACH означает, что цикл идет строго по индексу, т.е. по порядку 1, 2, ..., N)
```

Алгоритм №1. Волновая релаксация Гаусса-Зейделя

Замечаем, в этом алгоритме на каждой итерации решается только одно дифференциальное уравнение относительно v_i^k , а не система дифференциальных уравнений, как в случае традиционных алгоритмов. Это значит, что на k -й итерации система дифф. уравнений сокращается к одному дифф. уравнению относительно i -го узла и решается оно отдельно на всем интервале интегрирования, с предположением, что узлы $1, \dots, i$ находятся в состоянии k -й итерации, а узлы $i+1, \dots, N$ находятся в состоянии $(k-1)$ -й итерации. Обобщаясь, для случая блочного алгоритма применяется следующий алгоритм (для простоты рассматривается схема, состоящая из трех подсхем - рис.1):



Рис. 1

```
k ← 0; определить начальное значение для трех подсхем;
DO {
  k ← k+1;
  анализ S1 для определения v1k(t) t ∈ [0, T],
  S2 как нагрузка определена в предыдущей итерации;
  анализ S2 для определения v2k(t) t ∈ [0, T],
  S1 как входное воздействие только что определена,
  S3 как нагрузка определена в предыдущей итерации;
  анализ S3 для определения v3k(t) t ∈ [0, T],
  S2 как входное воздействие только что определена.
} WHILE (разница между результатами двух соседних итераций > epsilon)
```

Алгоритм №2. Блочный вариант волновой релаксации.

Как следует ожидать, алгоритмы 1 и 2 особенно эффективно работают в случае, если общая схема может быть представлена в виде дерева однонаправленных подсхем. Существуют многие алгоритмы разбиения [5][6]. Важную роль при разбиении играет однонаправленная макромодель элементов схем [7], и хотя для общего случая это сложная задача, для класса МОП-схем она упрощается. Наш метод разбиения основан на модели МОП-транзистора, предлагаемой одним из авторов. Во многих МОП-схемах (счётчики, триггеры, сумматоры, память) процесс работы МОП-транзистора можно рассматривать как процесс заряда (разряда) узловых ёмкостей C_k, C_c, C_3 через некоторое эквивалентное сопротивление перехода стока-исток $R_{ЭК}$. При этом существуют довольно простые методы [3], позволяющие оценить значения C_k, C_c, C_3 и $R_{ЭК}$ в зависимости от режима работы МОП-транзистора, типа канала, ширины W и длины L канала и значения S длительности фронта входного сигнала. Используя это, можно представить модель МОП-транзистора как включённое между стоком и истоком $R_{ЭК}$, ёмкости C_k, C_c, C_3 , включённые между соответствующими узлами и землей (рис.2).




Рис. 2

Для определения параметров модели C_k, C_c, C_3 и $R_{ЭК}$ используется стандартная программа моделирования ALLTED, путём сравнения результатов моделирования на разных тестовых схемах.

В соответствии с данной моделью, схема разбивается на несвязанные однонаправленные подсхемы. Два узла принадлежат к одной подсхеме, если между ними резистор, ёмкость и/или канал транзистора. Направление между двумя подсхемами $A \rightarrow B$ если A содержит затвор

транзистора, канал которого принадлежит В. Если $A \rightarrow B$ и $B \rightarrow A$, то А и В объединяются в новую подсхему.

Таким образом, любая МОП-схема может быть представлена в виде дерева однонаправленных подсхем. После этого подсхемы делятся на уровни и уже можно применить алгоритм 2. Ясно, что понадобится лишь одна итерация. Подсхема при этом анализируется стандартной программой схемотехнического моделирования.

Результат эксперимента

Эксперимент проводится на разных МОП-схемах, в частности исследуется схема ИСКЛЮЧАЮЩЕЕ-ИЛИ на КМОП-транзисторах (рис.3,4), результат моделирования которой программой WRC, использующей алгоритм 2 и программой ALLTED приведен на рис.5. Выигрыш по времени 5-10 раз по сравнению с ALLTED при погрешности не больше 5-7%.




Рис. 3




Рис. 4




Рис. 5

ЛИТЕРАТУРА

1. Petrenko A., Ladogubets V., Kolomiets O. Simulation Toolset for Education // Int. J. Appl. Engage Ed. - 1991. - Vol.6 - №5.
2. Gordon R., Adel S. SPICE for Microelectronics Circuits // Saunders College Publishing. - 1992.
3. Shi C.-J. Analysis, Sensitivity and Macromodeling of the Elmore Delay in Linear Networks for Performance-Driven VLSI design // Int. J. Electronics. - 1993. - Vol.75 - №3.
4. Петренко А. И., Власов А. И., Тимченко А. П. Табличные методы моделирования электронных схем на ЭЦВМ - К. - Высшая Школа, 1977. - 192с.
5. Newton A., Sangiovanni-Vincentelli A. Relaxation-Based Electrical Simulation // IEEE Trans. CAD. - October 1984. - Vol.CAD-3 - №4.
6. Peterson L. Mattisson S. Circuit Partitioning and Iteration Scheme for Waveform Relaxation on Multicomputer // Proc. IEEE ICCAD Santa-Clara, CA, November 1988.
7. Ruchli A. E. Sangiovanni-Vincentelli A. L. Rabbat G. Time Analysis of Large-Scale Circuits Containing One-way Macromodels // IEEE Trans. CAS. - March 1982. - Vol.CAS-29 - №3.